ผลต่างระหว่างรุ่นของ "Com sys lab/testing ALU"
ไปยังการนำทาง
ไปยังการค้นหา
Jittat (คุย | มีส่วนร่วม) |
Jittat (คุย | มีส่วนร่วม) (→Latch) |
||
| แถว 4: | แถว 4: | ||
== Latch == | == Latch == | ||
| + | สร้าง module <tt>latch</tt> ที่มี port ดังนี้: | ||
| + | |||
| + | * sc_in<sc_uint<4> > a; | ||
| + | * sc_out<sc_uint<4> > b; | ||
| + | * sc_in_clk clk; | ||
| + | |||
| + | โดย latch จะเปลี่ยนค่า output b ให้เท่ากับ input a เมื่อ clk เปลี่ยนค่าจาก 0 -> 1 (positive edge triggered) | ||
== Register file == | == Register file == | ||
รุ่นแก้ไขเมื่อ 20:24, 21 มิถุนายน 2559
- จากวิชา com sys lab
ในส่วนนี้เราจะหัดใช้ latch เพื่อทดสอบ ALU จากนั้นเราจะลองนำ ALU มาต่อกับ register file (มีให้) เพื่อทดลองส่งสัญญาณควบคุมการทำงานของระบบ
Latch
สร้าง module latch ที่มี port ดังนี้:
- sc_in<sc_uint<4> > a;
- sc_out<sc_uint<4> > b;
- sc_in_clk clk;
โดย latch จะเปลี่ยนค่า output b ให้เท่ากับ input a เมื่อ clk เปลี่ยนค่าจาก 0 -> 1 (positive edge triggered)
